AMDは2027年の量産を目指して2ナノメートルサーバープロセッサーの配置を発表しました。

AMDはIn Depth技術フォーラムでサーバープロセッサとチップ間相互接続レイアウトを発表しました。Veniceは台積電N2プロセスとCoWoS-L先進パッケージを採用し、高架ファンアウトブリッジ（EFB）を導入しています。今後、VeranoはN2Pプロセスを採用する予定です。AMDのサーバーアーキテクチャ責任者Mahesh Subramonyは、計算コアが増加するにつれて、チップ間でより多くのデータを転送する必要があり、EFBは短距離相互接続を通じて消費電力と遅延を低減すると述べました。AMDは、データセンターCPU市場の規模が2025年の約260億ドルから2030年には約2200億ドルに増加し、年平均成長率が50％を超えると予測しています。

パッケージングの協力に関しては、日月光と矽品がウェハーレベルの2.5Dブリッジ相互接続の開発と検証に参加し、AMDと力成はパネルレベルのEFB相互接続の検証を完了しました。AMDは2026年5月に、台湾の産業システムに100億ドル以上を投資し、戦略的な協力と先進的なパッケージング能力を拡大すると発表しました。製品の進捗に関しては、Venice SP7プラットフォームが出荷され、企業市場向けのSP8は2027年上半期に供給される予定で、VeranoとVenice-Xは同年下半期に発売される予定です。関連するサーバープロセッサ製品は2027年の量産を目指しています。